ADSP-TS101S具有极高的处理能力，它采用静态超标量结构，既有超标量处理器所具备的大容量指令缓冲池和指令跳转预测功能，又可以在程序执行前就对指令级进行并行操作并用编译器预测出来。ADSP-TS101S的主要性能指标如下：

（1） 指令周期为4ns(主频250MHz)，运算能力达到250MIPS；

（2） DSP每周期能执行4条指令，具有24个16bit定点运算和6个浮点运算的能力，能提供1500MIPS或6.0GOPS的性能；

（3） 每周期可实现8×16bit乘与40bit累加或者2×16bit乘与80bit累加；

（4） 支持32bitIEEE浮点数据和8bit/16bit/32bit/64bit定噗数据格式。

与前一代SHARC产品AD-SP2116X相比，在同样是双计算单元的情况下，ADSP-TS101S峰值运算能力可达每秒20亿次40位乘法累加或5亿次80位乘法累加运算。采用32位算法完成1024点基2复数FFT运算仅需要39.94μs，横向滤波器中的单个乘法累加运算为2.2ns。这比ADSP-21160的处理速度快了近2.5倍。由上述分析可知，ADSP-TS101S可以满足高速实时数字信号处理的要求。

2 系统构成及硬件设计

2．1 系统构成

自适应信号处理系统由地杂波通道（GCFC）、动杂波通道（MCFC）和正常通道（NRC）三部分组成，原理框图如图1所示。

针对不同的杂波环境，应选择不同的通道。当无杂波时，目标在正常通道检测，采用慢门限恒虚警（CFAR）处理以减少损失；当在地杂波环境时，正常雷达通道采用杂波图设置门限，实现超杂波检测，主要检测低速度运动目标，大部分情况下，地杂波滤波器动目标信号最强，是地杂波环境下的主要检测通道；当在动杂波环境时，动杂波滤波器通过速度估值器修改滤波器权系统，移动滤波器口对准杂波多卜勒频率中心，滤除动杂波，完成目标检测。动杂波叠加在地杂波上时，主要通过动杂波滤波器通道检测目标信号。

2．2 硬件构成

ADSP-TS101S提供了强大的多处理器并行处理能力，允许某一处理器直接访问其它处理器的内部双口静态随机存取存储器（SRAM），并且这种访问一般不影响被访问处理器的工作。在此系统设计中，采用四片ADSP-TS101S组成TeshSP(网络)结构并行处理系统，各个处理器通过链路口实现信息交换，数据流输入和输出通过外部总线接口实现。其系统结构框图如图2所示。

其中，ADSP-1负责正常通道的检测，包括求模/取对数、幅度杂波图、脉冲重复频率（PRF）鉴别、杂波图对消、CFAR及系统噪声估值等单元。ADSP-3负责地杂波通道的检测，ADSP-4负责动杂波通道检测及输出目标合成，ADSP-2则负责系统自举、将送进来的正交数字信号进行数字脉冲压缩及送出脉冲压缩后的信号。

    在实际应用中，为了增加可靠性，系统采用八片DSP分成两组，一组为主处理模块，一组为从处理模块，从处理模块作为主处理模块的镜像。当主处理模块发生故障时，整个系统仍能正常工作。最后可得能家长运算板单板运算速度为每秒160亿次40位乘法累加或40亿次80位乘法累加运算，可满足常规地面雷达信号处理需求。

3 软件设计

3．1 主程序设计

主程序完成DSP的初始化并对接收到的数据进行相应处理。初始化包括对I/O、Link口及寄存器等的初始化。ADSP-1、ADSP-2、ADSP-3、ADSP-4每一个都有自己的单独主程序。现以ADSP-1为例给出设计流程图，如图3所示。

    3．2 中断服务程序

中断服务程序主要处理各DSP之间链路口接收或发送数据，实现DSP之间的相互通讯。对ADSP-1而言，其中断程序主要启动LINK0，接收ADSP-2脉冲压缩后的输出和控制参数；启动LINK3，传送ADSP-1自检数据、NRC数据及控制参数，如图4所示。

基于ADSP-TS101S的AMTI处理系统，所需外围器件少，电路设计简单，系统可靠性高，研制周期短，具有很强的扩展性和通用性。经过整机测试，在天线扫描一圈的时间（10秒）内，该处理系统可完成10000点的点迹处理，地杂波改善因子大于60dB，动态波改善因子大于28dB,性能指标达到设计要求。随着芯片技术的进一步发展，将来有望能在单片DSP中实现整个AMTI。